FPGA与CPLD的区别

本文摘要：1.CPLD CPLD主要是由可编程逻辑宏单元（LMC，LogicMacroCell）环绕中心的可编程点对点矩阵单元构成，其中LMC逻辑结构较简单，并具备简单的I/O单元点对点结构，可由用户根据必须分解特定的电路结构，已完成一定的功能。由于CPLD内部使用相同长度的金属线展开各逻辑块的点对点，所以设计的逻辑电路具备时间可预测性，防止了分段式点对点结构时序不几乎预测的缺点。 到90年代，CPLD发展更加很快，不仅具备电读取特性，而且经常出现了边缘扫瞄及在线可编程等高级特性。

1.CPLD　　CPLD主要是由可编程逻辑宏单元（LMC，LogicMacroCell）环绕中心的可编程点对点矩阵单元构成，其中LMC逻辑结构较简单，并具备简单的I/O单元点对点结构，可由用户根据必须分解特定的电路结构，已完成一定的功能。由于CPLD内部使用相同长度的金属线展开各逻辑块的点对点，所以设计的逻辑电路具备时间可预测性，防止了分段式点对点结构时序不几乎预测的缺点。

到90年代，CPLD发展更加很快，不仅具备电读取特性，而且经常出现了边缘扫瞄及在线可编程等高级特性。较常用的有Xilinx公司的EPLD和Altera公司的CPLD。　　2.FPGA　　FPGA一般来说包括三类可编程资源：可编程逻辑功能块、可编程I/O块和可编程点对点。

可编程逻辑功能块是构建用户功能的基本单元，它们一般来说排成一个阵列，散播于整个芯片；可编程I/O块已完成芯片上逻辑与外部PCB脚的模块，经常环绕着阵列排序于芯片四周；可编程内部点对点还包括各种长度的连线线段和一些可编程相连电源，它们将各个可编程逻辑块或I/O块连接起来，包含特定功能的电路。有所不同厂家生产的FPGA在可编程逻辑块的规模，内部点对点线的结构和使用的可编程元件上不存在较小的差异。较常用的有Altera、Xinlinx和Actel公司的FPGA。FPGA一般用作逻辑建模。

电路设计工程师设计一个电路首先要确认线路，然后展开软件仿真及优化，以证实所设计电路的功能及性能。然而随着电路规模的大大减小，工作频率的大大提升，将不会给电路引进许多产于参数的影响，而这些影响用软件仿真的方法较难体现出来，所以有适当做到硬件建模。FPGA就可以构建硬件建模以制成模型机。

将软件仿真后的线路经一定处置后iTunes到FPGA，就可更容易地获得一个模型机，从该模型机，设计者就很直观地测试其逻辑功能及性能指标。　　系统的较为，与大家分享：　　尽管FPGA和CPLD都是可编程ASIC器件，有很多联合特点，但由于CPLD和FPGA结构上的差异，具备各自的特点：　　①CPLD更加合适已完成各种算法和人组逻辑，FPGA更加适合于已完成时序逻辑。

换句话说，FPGA更加适合于触发器非常丰富的结构，而CPLD更加适合于触发器受限而乘积项非常丰富的结构。　　②CPLD的连续式布线结构要求了它的时序延后是均匀分布的和可预测的，而FPGA的分段式布线结构要求了其延后的不可预测性。　　③在编程上FPGA比CPLD具备更大的灵活性。

CPLD通过改动具备相同内连电路的逻辑功能来编程，FPGA主要通过转变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。　　④FPGA的集成度比CPLD低，具备更加简单的布线结构和逻辑构建。

　　⑤CPLD比FPGA用于一起更加便利。CPLD的编程使用E2PROM或FASTFLASH技术，需要外部存储器芯片，用于非常简单。而FPGA的编程信息须要存放在外部存储器上，用于方法简单。

　　⑥CPLD的速度比FPGA慢，并且具备较小的时间可预测性。这是由于FPGA是门级编程，并且CLB之间使用分布式网络，而CPLD是逻辑块级编程，并且其逻辑块之间的网络是集总式的。　　⑦在编程方式上，CPLD主要是基于E2PROM或FLASH存储器编程，编程次数平均1万次，优点是系统断电时编程信息也不遗失。

CPLD又可分成在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程，编程信息在系统断电时遗失，每次上电时，需从器件外部将编程数据新的载入SRAM中。其优点是可以编程给定次，可在工作中较慢编程，从而构建板级和系统级的动态配备。

　　⑧CPLD保密性好，FPGA保密性劣。　　⑨一般情况下，CPLD的功耗要比FPGA大，且集成度越高就越显著。　　随著简单可编程逻辑器件(CPLD)密度的提升，数字器件设计人员在展开大型设计时，既灵活性又更容易，而且产品可以迅速转入市场。

许多设计人员早已感受到CPLD更容易用于、时序可预测和速度高等优点，然而，在过去由于受到CPLD密度的容许，他们不得已改向FPGA和ASIC。现在，设计人员可以体会到密度低约数十万门的CPLD所带给的益处。

　　CPLD结构在一个逻辑路径上使用1至16个乘积项，因而大型简单设计的运营速度可以预测。因此，原先设计的运营可以预测，也很可信，而且改动设计也很更容易。CPLD在本质上很灵活性、时序非常简单、路由性能极佳，用户可以转变他们的设计同时维持插槽输入恒定。

与FPGA比起，CPLD的I/O更好，尺寸更加小。　　如今，通信系统用于很多标准，必需根据客户的必须配备设备以反对有所不同的标准。

CPLD并能设备作出适当的调整以反对多种协议，并随著标准和协议的演进而转变功能。这为系统设计人员带给相当大的便利，因为在标准仍未几乎成熟期之前他们就可以著手展开硬件设计，然后再行改动代码以符合最后标准的拒绝。

CPLD的速度和延后特性比纯软件方案更佳，它的NRE费用低於ASIC，更加灵活性，产品也可以更加慢入市。

本文关键词：FPGA,与,CPLD,的,区别,1.CPLD,CPLD,主要,是由,开云app在线下载

本文来源：开云app在线下载-www.ychhps.com